中国科学院计算技术研究所机构知识库

浏览/检索结果: 共5条，第1-5条

帮助

限定条件

文献类型：期刊论文

已选(0)清除 条数/页：5101520253035404550556065707580859095100   排序方式：请选择期刊影响因子升序期刊影响因子降序发表日期升序发表日期降序提交时间升序提交时间降序作者升序作者降序WOS被引频次升序WOS被引频次降序题名升序题名降序
	面向内存的混合容错编码动态调节设计 期刊论文 计算机辅助设计与图形学学报, 2014, 卷号: 26.0, 期号: 009, 页码: 1479 作者:  李冰;  单书畅;  胡瑜;  高翔;  李晓维 收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04 内存系统  可靠性  容错设计  纠错检错编码
	无权访问的条目 期刊论文 作者:  王睿;  姚二林;  陈明宇;  谭光明 Adobe PDF(309Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2011/12/31
	无权访问的条目 期刊论文 作者:  王 真;  江建慧;  员春欣 Adobe PDF(443Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2010/10/12
	高性能处理器的差错校正技术 期刊论文 计算机研究与发展, 2008, 卷号: 45.0, 期号: 002, 页码: 358 作者:  王真;  江建慧;  员春欣 收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04 高性能处理器  差错校正  差错控制码  冗余  重构
	基于SoC的实时信号处理系统中存储系统的容错设计 期刊论文 计算机应用研究, 2006, 卷号: 23.0, 期号: 1.0, 页码: 190 作者:  洪涛;  韩承德;  李栋 收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04 SoC  EDAC  DDR存储系统  实时信号处理系统  容错纠错自适应  二级冗余