Institute of Computing Technology, Chinese Academy IR
| 龙芯2E多处理器芯片组的设计与实现 | |
方志斌; 胡鹏; 安学军; 孙凝晖
| |
| 2008 | |
| 发表期刊 | 计算机应用研究
 |
| ISSN | 1001-3695 |
| 卷号 | 25.0期号:005页码:1465 |
| 摘要 | 提出了一种面向高性能计算机的多处理器芯片组的设计,其主要特点是支持多处理器通过芯片组和交换芯片两级互连,全局地址空间和多处理器同步支持。给出了芯片组的组成结构、设计原则和关键技术,设计并实现了基于龙芯2E处理器的多处理器芯片组。目前,已采用FPGA平台对该芯片组进行验证和测试,以该芯片组为核心的四处理器原型系统完成B IOS引导和操作系统运行,经过实测处理器的访问请求通过芯片组延迟小于0.5μs,芯片组内处理器通信带宽达到500 Mbps。 |
| 关键词 | 多处理器 芯片组 全局地址空间 龙芯2E处理器 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/35386 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 第一作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 方志斌,胡鹏,安学军,等. 龙芯2E多处理器芯片组的设计与实现[J]. 计算机应用研究,2008,25.0(005):1465. |
| APA | 方志斌,胡鹏,安学军,&孙凝晖.(2008).龙芯2E多处理器芯片组的设计与实现.计算机应用研究,25.0(005),1465. |
| MLA | 方志斌,et al."龙芯2E多处理器芯片组的设计与实现".计算机应用研究 25.0.005(2008):1465. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [方志斌]的文章 |
| [胡鹏]的文章 |
| [安学军]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [方志斌]的文章 |
| [胡鹏]的文章 |
| [安学军]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [方志斌]的文章 |
| [胡鹏]的文章 |
| [安学军]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论