Institute of Computing Technology, Chinese Academy IR
| 两级同步:面向众核处理器的并行仿真机制 | |
| 朱小东1; 吴俊敏1; 唐轶轩1; 陈国良1; 隋秀峰2 | |
| 2013 | |
| 发表期刊 | 系统仿真学报
 |
| ISSN | 1004-731X |
| 卷号 | 25期号:12页码:2806 |
| 摘要 | 针对并行仿真众核处理器计算机过程中同步对仿真器性能、精度的制约问题，提出一种两级同步机制，第一级同步作用于众核处理器片上所有节点间，维持逻辑时间的全局一致性;第二级同步作用于每颗节点内的一级或二级高速缓存与片上网络路由器间，在提升并行性的同时保证处理器内各组件的高精度建模。理论分析给出了两级同步性能的上下界。实验结果表明两级同步具有较好的加速比及合理的可扩展性。 |
| 关键词 | 并行仿真 众核处理器 同步机制 前瞻量 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/35380 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 1.中国科学技术大学 2.中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 朱小东,吴俊敏,唐轶轩,等. 两级同步:面向众核处理器的并行仿真机制[J]. 系统仿真学报,2013,25(12):2806. |
| APA | 朱小东,吴俊敏,唐轶轩,陈国良,&隋秀峰.(2013).两级同步:面向众核处理器的并行仿真机制.系统仿真学报,25(12),2806. |
| MLA | 朱小东,et al."两级同步:面向众核处理器的并行仿真机制".系统仿真学报 25.12(2013):2806. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [朱小东]的文章 |
| [吴俊敏]的文章 |
| [唐轶轩]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [朱小东]的文章 |
| [吴俊敏]的文章 |
| [唐轶轩]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [朱小东]的文章 |
| [吴俊敏]的文章 |
| [唐轶轩]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论