Institute of Computing Technology, Chinese Academy IR
| 一种CPU芯片硬件验证调试平台的设计与实现 | |
| 李文1; 王恒才2; 唐志敏1 | |
| 2003 | |
| 发表期刊 | 计算机研究与发展
 |
| ISSN | 1000-1239 |
| 卷号 | 40.0期号:006页码:884 |
| 摘要 | 给出了CPU芯片硬件验证调试平台的一种具体设计方案．该验证调试平台在设计方法上采用了程序性在线测试方法．该平台构建了CPU芯片的运行环境，能够控制CPU芯片输入脉冲单拍／多拍或连续运行，并且在CPU芯片的运行过程中可以监测CPU芯片内部寄存器的内容．该平台的实现不仅有益于CPU芯片的设计和调试，而且能够作为CPU芯片设计教学系统以及嵌入式系统开发平台． |
| 关键词 | CPU芯片 激励测试 边界扫描测试 程序性测试 FPGA |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/35328 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 1.中国科学院计算技术研究所 2.中国科学技术大学 |
| 第一作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 李文,王恒才,唐志敏. 一种CPU芯片硬件验证调试平台的设计与实现[J]. 计算机研究与发展,2003,40.0(006):884. |
| APA | 李文,王恒才,&唐志敏.(2003).一种CPU芯片硬件验证调试平台的设计与实现.计算机研究与发展,40.0(006),884. |
| MLA | 李文,et al."一种CPU芯片硬件验证调试平台的设计与实现".计算机研究与发展 40.0.006(2003):884. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [李文]的文章 |
| [王恒才]的文章 |
| [唐志敏]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [李文]的文章 |
| [王恒才]的文章 |
| [唐志敏]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [李文]的文章 |
| [王恒才]的文章 |
| [唐志敏]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论