Institute of Computing Technology, Chinese Academy IR
| 基于双TLB的二进制翻译访存性能优化 | |
| 李晖1; 王振华2; 靳国杰3 | |
| 2015 | |
| 发表期刊 | 计算机工程
 |
| ISSN | 1000-3428 |
| 卷号 | 41.0期号:012页码:75 |
| 摘要 | 现有二进制翻译系统主要采用纯软件的方法实现访存指令模拟,用于目标访存指令的翻译后代码规模过高,导致模拟效率低下。针对该问题,提出一种高效的龙芯二进制翻译系统,设计一种双翻译后备缓冲（TLB）结构,通过在CPU核中新增一个专门用于转换宿主机地址的硬件TLB,实现由硬件直接进行地址转换,并通过降低用于X86访存指令的翻译后代码规模减少模拟开销。实验结果表明,与采用纯软件模拟方法的二进制翻译系统相比,优化后的内存拷贝性能提高约100倍,模拟X86Linux内核的启动时间缩短19.12%。 |
| 关键词 | 指令集架构 二进制翻译 翻译后备缓冲 命中率 龙芯处理器 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/34650 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 1.中国南方电网有限责任公司 2.中国科学院大学计算机与控制工程学院 3.中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 李晖,王振华,靳国杰. 基于双TLB的二进制翻译访存性能优化[J]. 计算机工程,2015,41.0(012):75. |
| APA | 李晖,王振华,&靳国杰.(2015).基于双TLB的二进制翻译访存性能优化.计算机工程,41.0(012),75. |
| MLA | 李晖,et al."基于双TLB的二进制翻译访存性能优化".计算机工程 41.0.012(2015):75. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [李晖]的文章 |
| [王振华]的文章 |
| [靳国杰]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [李晖]的文章 |
| [王振华]的文章 |
| [靳国杰]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [李晖]的文章 |
| [王振华]的文章 |
| [靳国杰]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论