Institute of Computing Technology, Chinese Academy IR
| 网络处理器中处理单元的设计与实现 | |
| 李诚; 李华伟 | |
| 2007 | |
| 发表期刊 | 计算机工程
 |
| ISSN | 1000-3428 |
| 卷号 | 33.0期号:002页码:252 |
| 摘要 | 随着网络带宽的飞速增长和各种新的网络应用不断涌现，原有的基于通用处理器和ASIC的互联网架构已经不能满足新的需求。兼具强大处理能力和灵活可编程配置能力的网络处理器逐渐得到广泛的应用。高性能的网络处理器通常采用多个并发的处理单元进行数据平面的快速处理，这些处理单元在网络处理器中居于核心的地位。该文讨论了网络处理器中处理单元设计需要考虑的因素，设计了一种较为灵活有效的处理单元架构，并进行了FPGA原型验证，证实了该结构的可行性。 |
| 关键词 | 网络处理器 处理单元 并行处理 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/33794 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 第一作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 李诚,李华伟. 网络处理器中处理单元的设计与实现[J]. 计算机工程,2007,33.0(002):252. |
| APA | 李诚,&李华伟.(2007).网络处理器中处理单元的设计与实现.计算机工程,33.0(002),252. |
| MLA | 李诚,et al."网络处理器中处理单元的设计与实现".计算机工程 33.0.002(2007):252. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [李诚]的文章 |
| [李华伟]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [李诚]的文章 |
| [李华伟]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [李诚]的文章 |
| [李华伟]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论