Institute of Computing Technology, Chinese Academy IR
| 用于多核同步优化的cache —致性协议设计 | |
| 陈李维; 张广飞; 汪文祥; 王焕东 | |
| 2013 | |
| 发表期刊 | 高技术通讯
 |
| ISSN | 1002-0470 |
| 卷号 | 23期号:11页码:1110 |
| 摘要 | 通过对多核同步过程中的访存行为进行分析,提出了一种识别同步类型的方法,并设计了一种实现同步优化的新的cache一致性协议。该协议增加了一个用于记录同步信息的cache状态,通过阻塞的方式可以让多个处理器核串行地完成同步操作,保证同步操作中原子指令能够顺利执行成功,从而大大减少由多核同步冲突引发的访存请求数量,将多核同步过程中的访存行为优化到了几乎最好的情况。实验结果表明,通过同步优化,这个新的cache一致性协议能够使多核同步的性能提升到接近最理想的结果。实验表明,相比传统的cache 一致性协议,实验中采用的几个标准多核性能测试程序优化后的同步性能提升了1倍,而并行程序整体运行时间降低25%。 |
| 关键词 | 同步 栅障 锁 cache 一致性协议 片上多核处理器(CMPs) |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/31784 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 第一作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 陈李维,张广飞,汪文祥,等. 用于多核同步优化的cache —致性协议设计[J]. 高技术通讯,2013,23(11):1110. |
| APA | 陈李维,张广飞,汪文祥,&王焕东.(2013).用于多核同步优化的cache —致性协议设计.高技术通讯,23(11),1110. |
| MLA | 陈李维,et al."用于多核同步优化的cache —致性协议设计".高技术通讯 23.11(2013):1110. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [陈李维]的文章 |
| [张广飞]的文章 |
| [汪文祥]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [陈李维]的文章 |
| [张广飞]的文章 |
| [汪文祥]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [陈李维]的文章 |
| [张广飞]的文章 |
| [汪文祥]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论