Institute of Computing Technology, Chinese Academy IR
| 高性能除法电路仿真与实现 | |
| 刘慧英1; 戴春蕾1; 高茁2 | |
| 2006 | |
| 发表期刊 | 仪表技术与传感器
 |
| ISSN | 1002-1841 |
| 卷号 | 000期号:006页码:38 |
| 摘要 | 比较了当今主流处理器中除法器的几种算法，通过分析，得知SRT运算的硬件结构简单、面积小、功耗小。对SRT算法进行了改进，使用了两级重叠基-2使其变化为基-4的方法，速度较普通的基一2算法提高了1倍，而硬件代价却远小于基-4的方法。用verilog语言对其进行了描述，modelsim进行了功能仿真验证，synplicity进行综合。结果表明该电路具有较好的速度、面积和功耗的折衷。该除法器可以广泛地应用到各种嵌入式和通用处理器中，有很高的实用价值。 |
| 关键词 | 除法 基 商选择函数 仿真 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/26397 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 1.西北工业大学自动化学院 2.中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 刘慧英,戴春蕾,高茁. 高性能除法电路仿真与实现[J]. 仪表技术与传感器,2006,000(006):38. |
| APA | 刘慧英,戴春蕾,&高茁.(2006).高性能除法电路仿真与实现.仪表技术与传感器,000(006),38. |
| MLA | 刘慧英,et al."高性能除法电路仿真与实现".仪表技术与传感器 000.006(2006):38. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [刘慧英]的文章 |
| [戴春蕾]的文章 |
| [高茁]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [刘慧英]的文章 |
| [戴春蕾]的文章 |
| [高茁]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [刘慧英]的文章 |
| [戴春蕾]的文章 |
| [高茁]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论